狂躁女人gif到抽搐动态图,大胆艺术照,亚洲黄色美女,傲蕾人体,国模梦怡,美女露奶子,黑丝露内

一、崗位要求
本科電子相關(guān)專業(yè)優(yōu)先，有數(shù)電基礎(chǔ)。

二、本次FPGA設(shè)計崗前實習(xí)主要分為以下十個階段進(jìn)
行:
1.FPGA基礎(chǔ)理論知識
數(shù)字邏輯電路設(shè)計基礎(chǔ)知識復(fù)習(xí)、FPGA發(fā)展史、內(nèi)
部結(jié)構(gòu)、安裝Quartus Prime開發(fā)工具、掌握FPGA結(jié)
構(gòu)和實現(xiàn)可編程開發(fā)原理
2.基礎(chǔ)語法、第一個實驗、Modelsim等基本工具的使
用
Verilog基本語法的講解、計數(shù)器的寫法、流水燈、仿
真工具M(jìn)odelsim的介紹
3.狀態(tài)機、仿真工具的使用
狀態(tài)機設(shè)計方法--三段式狀態(tài)機、按鍵控制led--按鍵
消抖、仿真
4.計數(shù)器練習(xí)
PWM-音樂播放器設(shè)計及仿真、數(shù)碼管-電子時鐘設(shè)計及仿真
5.常用IP核的調(diào)用及其工具的調(diào)試
FIFO和FIFO相關(guān)的工程、RAM的使用(著重在IP核
官方文檔中模塊IO核時序圖的了解、Mode1Sim、Sign
alTap II LogicAnalyzer的使用)
6.售貨機實現(xiàn)
Verilog基礎(chǔ)復(fù)習(xí)、售貨機設(shè)計--方案、代碼、仿真
7.UART設(shè)計
UART設(shè)計，與PC機進(jìn)行串口數(shù)據(jù)手法(畫模塊圖-
畫時序圖-使用Quartus畫狀態(tài)機圖-RTL代碼-ModelSi
m-SignalTap-與電腦進(jìn)行收發(fā)通信)
8.SPI通信模塊設(shè)計
掌握SPI協(xié)議，并使用邏輯實現(xiàn)SPI接口設(shè)計、實現(xiàn)簡
單的回傳。(畫模塊圖-畫時序圖-使用Quartus畫狀態(tài)
機圖-RTL代碼-Mode1Sim-Signa1Tap)
9.I2C通信模塊設(shè)計
FPGA與EEPROM芯片的讀寫操作設(shè)計(畫模塊圖-
畫時序圖-使用 Quartus 畫狀態(tài)機圖-RTL代碼-Signa1TaP
10.實驗
串口閉環(huán)、EEPROM讀寫控制模塊、溫濕度傳感器測
量模塊、Flash讀寫模塊、三軸重力加速度傾斜度模
塊、簡易SDRAM存儲系統(tǒng)